


SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

Patent number: JP11261076
Publication date: 1999-09-24
Inventor: FUJIMOTO ETSUKO; OTANI HISASHI; YAMAZAKI SHUNPEI
Applicant: SEMICONDUCTOR ENERGY LAB
Classification:
- international: **H01L29/786; H01L21/336; H01L29/66; H01L21/02;**
(IPC1-7): H01L29/786; H01L21/336
- european:
Application number: JP19980082949 19980313
Priority number(s): JP19980082949 19980313

[Report a data error here](#)

Abstract of JP11261076

PROBLEM TO BE SOLVED: To provide an insulated gate transistor which is capable of operating at a high speed, by a method wherein a gate electrode and a gate wiring are formed of aluminum material so as to be lessened in resistance, and a silicide layer is formed on the surfaces of source/drain regions so as to lessen the source/drain regions in sheet resistance. **SOLUTION:** A gate electrode 2000 is equipped with a laminated conductive film composed of a metal layer 2110 which is formed to come into contact with a gate insulating film 1300 and an aluminum layer 2200, and the laminated conductive films are equipped with a metal layer formed on the side of the metal layer 2100 and an alumina layer formed on the surface of the aluminum layer 2200 by anodizing. By this constitution, the laminated conductive films are each covered with anodic oxide layers 2110 and 2210. The metal layer 2110 is formed of metal material whose melting point is higher than that of aluminum, so that the metal layer 2110 functions as a barrier layer to prevent aluminum from diffusing into the gate insulating film 1300. Therefore, a heat treatment can be carried out at temperatures of 500 to 650 deg.C after the gate electrode 2000 is formed, so that silicide layers 1111 and 1121 can be formed through a silicide, process.



Data supplied from the *esp@cenet* database - Worldwide

Family list7 family members for: **JP11261076**

Derived from 6 applications

- 1 SEMICONDUCTOR DEVICE AND ITS MANUFACTURE**
Inventor: YAMAZAKI SHUNPEI; FUKUNAGA KENJI **Applicant:** SEMICONDUCTOR ENERGY LAB
EC: **IPC:** H01L21/336; H01L29/786; H01L21/02 (+)
Publication info: **JP11177105 A** - 1999-07-02
- 2 SEMICONDUCTOR DEVICE AND ITS MANUFACTURE**
Inventor: OTANI HISASHI; ADACHI HIROKI **Applicant:** SEMICONDUCTOR ENERGY LAB
EC: **IPC:** H01L23/52; H01L21/3205; H01L29/786 (+5)
Publication info: **JP11261074 A** - 1999-09-24
- 3 SEMICONDUCTOR DEVICE AND ITS MANUFACTURE**
Inventor: YAMAZAKI SHUNPEI; OTANI HISASHI; **Applicant:** SEMICONDUCTOR ENERGY LAB (+1)
EC: **IPC:** H01L29/786; H01L21/336; H01L29/66 (+)
Publication info: **JP11261075 A** - 1999-09-24
- 4 SEMICONDUCTOR DEVICE AND ITS MANUFACTURE**
Inventor: FUJIMOTO ETSUKO; OTANI HISASHI; **Applicant:** SEMICONDUCTOR ENERGY LAB (+1)
EC: **IPC:** H01L29/786; H01L21/336; H01L29/66 (+)
Publication info: **JP11261076 A** - 1999-09-24
- 5 Semiconductor device and method of manufacturing the semiconductor device**
Inventor: YAMAZAKI SHUNPEI (JP); OHTANI HISASHI (JP); (+4) **Applicant:** SEMICONDUCTOR ENERGY LAB (JP)
EC: H01L21/336D2B; H01L29/45S2; (+2) **IPC:** H01L21/336; H01L29/45; H01L29/49 (+6)
Publication info: **US6369410 B1** - 2002-04-09
- 6 Semiconductor device and method of manufacturing the semiconductor device**
Inventor: YAMAZAKI SHUNPEI (JP); OHTANI HISASHI (JP); (+4) **Applicant:** SEMICONDUCTOR ENERGY LAB (JP)
EC: H01L21/336D2B; H01L29/45S2; (+2) **IPC:** H01L21/336; H01L29/45; H01L29/49 (+5)
Publication info: **US6613614 B2** - 2003-09-02
US2002096681 A1 - 2002-07-25

Data supplied from the **esp@cenet** database - Worldwide

(51) Int. Cl. ⁶	識別記号	F I		
H01L 29/786		H01L 29/78	617	L
21/336			616	S
			616	U
			616	V
			616	J
審査請求 未請求 請求項の数13 F D (全18頁) 最終頁に続く				


(21) 出願番号	特願平10-82949	(71) 出願人	000153878 株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地
(22) 出願日	平成10年(1998) 3 月13日	(72) 発明者	藤本 悦子 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内
		(72) 発明者	大谷 久 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内
		(72) 発明者	山崎 舜平 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内

(54) 【発明の名称】 半導体装置およびその作製方法

(57) 【要約】

【課題】 アルミニウムでなるゲート配線を用いた絶縁ゲート型トランジスタに、サリサイド工程によってシリサイド層を形成する。

【解決手段】 ゲート電極2000は、ゲート絶縁膜1300に接して形成された金属層2110と、アルミニウム層2200との積層導電膜を有し、これらの積層導電膜は金属層2110の側面に形成された金属層の及びアルミニウム層2200表面を陽極酸化したアルミナ層を有する。この構成により、上記の積層導電膜はそれぞれの陽極酸化物層2110、2210で被覆される。金属層2110はアルミニウムよりも融点が高い金属材料で形成されるため、ゲート絶縁膜1300にアルミニウムが拡散されることを防止するバリア層として機能する。よってゲート電極2000形成以後に500～650℃での加熱が可能になり、サリサイド工程によってシリサイド層1111、1121を形成できる。



1000 基板
1100 活性層
1110:ソース領域 1120:ドレイン領域 1130:チャネル形成領域
1111、1121:シリサイド層

1200:ゲート絶縁膜 1300 層間絶縁膜
1410:ソース電極 1420:ドレイン電極

2000:ゲート電極
2100:金属層 2110:陽極酸化物層
2200:アルミニウム層 2210:アルミナ (陽極酸化物) 層

【特許請求の範囲】

【請求項 1】 同一基板上に形成された複数の絶縁ゲート型トランジスタで構成された半導体回路を含む半導体装置であって、

前記絶縁ゲート型トランジスタは、チャネル形成領域、ソース領域及びド레인領域を有するシリコンを主成分とする活性層と、ゲート絶縁膜と、ゲート電極と、前記ソース領域に電氣的に接続されたソース電極と、前記ド레인領域に電氣的に接続されたド레인電極と、を有し、前記ゲート電極は、

前記ゲート絶縁膜に密接して形成され、アルミニウムよりも融点が高く陽極酸化可能な金属材料を主成分とする金属層と、

前記金属層の側面に形成された前記金属材料の陽極酸化層と、

前記金属層上に接して形成されたアルミニウム層またはアルミニウムを主成分とする材料層と、

前記アルミニウム層またはアルミニウムを主成分とする材料層の表面に形成されたアルミニウムを陽極酸化したアルミナ層と、を有し、

前記ソース領域、前記ド레인領域には、少なくとも前記ソース電極、前記ド레인電極との接続部にシリサイド層が形成されていることを特徴とする半導体装置。

【請求項 2】 前記金属層は、T a、N b、H f、T i、C r のいずれか一種金属元素もしくはこれらの合金、又はM oとT aの合金で形成されることを特徴とする半導体装置。

【請求項 3】 前記シリサイド層は、T a、C r、M n、N b、M o、T i のいずれか一種の金属とシリコンとの化合物であることを特徴とする半導体装置。

【請求項 4】 前記半導体層は、多結晶シリコン薄膜で形成されていることを特徴とする半導体装置。

【請求項 5】 同一基板上に形成された複数の薄膜トランジスタで構成される半導体回路を含む半導体装置であって、

前記薄膜トランジスタは、シリコンを主成分としチャネル形成領域、ソース領域及びド레인領域を有する活性層と、ゲート絶縁膜と、ゲート電極と、前記ソース領域に電氣的に接続されたソース電極と、前記ド레인領域に電氣的に接続されたド레인電極と、を有し、前記ゲート電極は、

前記ゲート絶縁膜上に密接して形成されたタンタル層と、

前記タンタル層の側面に形成されたタンタルオキサイド層と、

前記タンタル層上に密接して形成されたアルミニウム層またはアルミニウムを主成分とする材料層と、

前記アルミニウム層またはアルミニウムを主成分とする材料層の表面に形成されたアルミナ層と、を有し、

前記ソース領域、前記ド레인領域には、少なくとも前

記ソース電極、前記ド레인電極との接続部にシリサイド層が形成されていることを特徴とする半導体装置。

【請求項 6】 請求項 5 において、前記タンタル層の膜厚は 5 ～ 2 0 0 n m であることを特徴とする半導体装置。

【請求項 7】 請求項 5 又は 6 において、前記タンタルオキサイド層の端部は前記アルミナ層よりも外側に突出していることを特徴とする半導体装置。

【請求項 8】 請求項 5 乃至請求項 7 のいずれかにおいて、前記タンタルオキサイド層の膜厚は前記タンタル層の膜厚の 2 ～ 4 倍であることを特徴とする半導体装置。

【請求項 9】 同一基板上に形成された複数の薄膜トランジスタで構成される半導体回路を構成に含む半導体装置の作製方法であって、

活性層と、該活性層に密接したゲート絶縁膜とを形成する第 1 の工程と、

前記ゲート絶縁膜に密接してタンタル層を形成する第 2 の工程と、

前記タンタル層に密接してアルミニウム層またはアルミニウムを主成分とする材料層を形成する第 3 の工程と、

第 1 の陽極酸化処理によって、前記アルミニウム層またはアルミニウムを主成分とする材料層を選択的に陽極酸化して、その側面に多孔質状アルミナ層を形成する第 4 の工程と、

第 2 の陽極酸化処理によって、前記アルミニウム層またはアルミニウムを主成分とする材料層を陽極酸化して、その表面に無孔質状アルミナ層を形成すると同時に、前記タンタル層を陽極酸化して、その側面にタンタルオキサイド層を形成する第 5 の工程と、

前記ゲート絶縁膜をパターンニングして、前記活性層のソース、ド레인領域の表面を露出させる第 6 の工程と、前記多孔質アルミナ層を除去する第 7 の工程と、

前記ソース及びド레인領域に導電性を付与する不純物を添加する第 8 の工程と、

前記ソース領域、前記ド레인領域の少なくとも表面をシリサイド化する第 9 の工程と、

を有することを特徴とする半導体装置の作製方法。

【請求項 1 0】 請求項 9 において、前記第 6 の工程は、前記多孔質状アルミナ層をマスクにして、前記ゲート絶縁膜をパターンニングすることを特徴とする半導体装置の作製方法。

【請求項 1 1】 請求項 9 において、前記第 1 の陽極酸化処理はシュウ酸を主成分とする溶液を電解溶液に用いることを特徴とする半導体装置の作製方法。

【請求項 1 2】 請求項 9 において、前記第 2 の陽極酸化処理は、酒石酸を主成分とする溶液を電解溶液に用いることを特徴とする半導体装置の作製方法。

【請求項 1 3】 同一基板上に形成された複数の絶縁ゲート型トランジスタで構成された半導体回路を含む半導体装置であって、

前記絶縁ゲート型トランジスタは、チャネル形成領域、ソース領域及びドレイン領域を有する活性層と、ゲート絶縁膜と、ゲート電極と、前記ソース領域に電氣的に接続されたソース電極と、前記ドレイン領域に電氣的に接続されたドレイン電極と、を有し、前記ゲート電極は、前記ゲート絶縁膜上に接して形成されたアルミニウム層またはアルミニウムを主成分とする材料層と、前記アルミニウム層またはアルミニウムを主成分とする材料層の表面に形成されたアルミニウムを陽極酸化したアルミナ層と、を有し、前記ゲート絶縁膜は窒化珪素層を有し、前記ソース領域、前記ドレイン領域には、少なくとも前記ソース電極、前記ドレイン領域との接続部にシリサイド層が形成されていることを特徴とする半導体装置。

【発明の詳細な説明】

【 0 0 0 1 】

【発明が属する技術分野】本発明は半導体薄膜を利用した薄膜トランジスタ等の絶縁ゲート型トランジスタを複数備えた半導体回路をその構成に含む半導体装置の構造及びその作製方法に関する。本発明の半導体装置は、アクティブマトリクス型液晶表示装置やイメージセンサ等、絶縁ゲート型トランジスタでなる半導体回路を有する電子機器をも含むものである。

【 0 0 0 2 】

【従来の技術】近年、絶縁性を有する基板上に形成された薄膜トランジスタ（以下、TFTと略記する）により画素マトリクス回路及び駆動回路を構成したアクティブマトリクス型液晶ディスプレイが注目を浴びている。液晶ディスプレイは0.5～2インチ程度のプロジェクター向けのものや、10～20インチ程度のノートパソコン向けのものまであり、主に小型から中型までの表示ディスプレイとして利用されている。

【 0 0 0 3 】近年、液晶ディスプレイの面積化が求められているが、面積化すると画像表示部となる画素マトリクス回路の面積も大きくなり、これに伴ってマトリクス状に配列されたソース配線及びゲート配線等が長くなるため、配線抵抗が増大する。更に微細化の要求のために配線を細くする必要があり、配線抵抗の増大がより顕在化される。また、ソース配線及びゲート配線には、画素ごとにTFTが接続され、画素数が増大するため寄生容量の増大も問題となる。液晶ディスプレイでは、一般的にゲート配線とゲート電極は一体的に形成されており、パネルの面積化に伴ってゲート信号の遅延が顕在化してくる。

【 0 0 0 4 】そのため、ゲート配線として比抵抗の低いアルミニウムを主成分とする材料が用いられている。アルミニウムを主成分とする材料でゲート配線、ゲート電極を形成することで、ゲート遅延時間を低くすることができ、高速動作させることができる。

【 0 0 0 5 】また高速動作のためには、ソース／ドレイン領域と、これら領域に接続されるソース／ドレイン配

線とのシート抵抗を減少する必要がある。ソース／ドレイン領域の低抵抗化のために、ソース／ドレイン領域表面にTaやTi等の高融点金属とのシリサイド層を形成することが行われている。

【 0 0 0 6 】

【発明が解決しようとする課題】アルミニウム材料は、低抵抗性という長所を有している一方、耐熱性が低いという短所を有している。そのため、アルミニウムを主成分とする材料でゲート電極・ゲート配線を形成した場合には、ソース／ドレイン領域表面をシリサイド化するのに、シリサイド(salicide, self-aligned silicide)工程を利用することが困難である。

【 0 0 0 7 】アルミニウムは加熱処理をするとヒロックやウィスカが発生しやすいため、ゲート電極・ゲート配線を形成以後の工程では、そのプロセス温度の上限は300～450℃の範囲に制限される。

【 0 0 0 8 】しかしながら、アルミニウム配線を用いたTFTでは300～450℃範囲の加熱温度であっても、ゲート電極で生ずるヒロック、ウィスカ等の突起物がゲート絶縁膜を突き抜けてチャネル形成領域へ到達したことや、アルミニウム原子がゲート絶縁膜中に拡散したことが原因と考えられる、ゲート電極とチャネル間のショート（短絡）による、薄膜トランジスタの動作不良が確認された。

【 0 0 0 9 】一方、ソース／ドレイン領域のシリサイド化には400℃を越える温度の熱処理が必要になる。LSIの分野でソース／ドレイン領域のシート抵抗の減少を目的として、チタンシリサイドが主に利用されているが、チタン(Ti)膜とシリコンとを反応させてチタンシリサイドを形成するには、500～600℃程度での加熱処理が必要となる。

【 0 0 1 0 】従来では、アルミニウム配線の耐熱性、TFTの信頼性の観点から、アルミニウムでなるゲート電極・配線を形成後に、シリサイド化工程を行うことができなかった。

【 0 0 1 1 】本発明は上記の問題点を解消して、ゲート電極、ゲート配線材料としてアルミニウム材料を用いてゲート電極・配線の低抵抗化と、ソース／ドレイン領域の表面にシリサイド層を形成して、ソース／ドレイン領域のシート抵抗の低抵抗化を同時に実現した、高速動作可能な絶縁ゲート型トランジスタ、及びその作製方法を提供することを課題とする。

【 0 0 1 2 】特に、アルミニウム材料を用いた配線を形成後に加熱処理工程を加えても、アルミニウム原子がゲート絶縁膜中に拡散しない技術を提供することを課題とし、絶縁ゲート型トランジスタを高い歩留りで作製することを可能にする。

【 0 0 1 3 】

【課題を解決するための手段】上述した課題を解消するために、同一基板上に形成された複数の絶縁ゲート型ト

ランジスタで構成された半導体回路を含む半導体装置であって、前記絶縁ゲート型のゲート電極は、前記ゲート絶縁膜に密接して形成され、アルミニウムよりも融点が高く陽極酸化可能な金属材料を主成分とする金属層と、前記金属層の側面に形成された前記金属材料の陽極酸化層と、前記金属層上に接して形成されたアルミニウム層またはアルミニウムを主成分とする材料層と、前記アルミニウム層またはアルミニウムを主成分とする材料層の表面に形成されたアルミニウムを陽極酸化したアルミナ層と、を有し、前記ソース領域、前記ドレイン領域には、少なくとも前記ソース電極、前記ドレイン電極との接続部にシリサイド層が形成されていることを特徴とする。

【0014】半導体装置の他の構成は、同一基板上に形成された複数の薄膜トランジスタで構成される半導体回路を含む半導体装置であって、前記薄膜トランジスタのゲート電極は前記ゲート絶縁膜上に密接して形成されたタンタル層と、前記タンタル層の側面に形成されたタンタルオキサイド層と、前記タンタル層上に密接して形成されたアルミニウム層またはアルミニウムを主成分とする材料層と、前記アルミニウム層またはアルミニウムを主成分とする材料層の表面に形成されたアルミナ層と、を有し、前記ソース領域、前記ドレイン領域には、少なくとも前記ソース電極、前記ドレイン電極との接続部にシリサイド層が形成されていることを特徴とする。

【0015】更に、本発明の同一基板上に形成された複数の薄膜トランジスタで構成される半導体回路を構成に含む半導体装置の作製方法の構成は、シリコンを主成分とする材料でなる活性層と、該活性層に密接したゲート絶縁膜とを形成する第1の工程と、前記ゲート絶縁膜に密接してタンタル層を形成する第2の工程と、前記タンタル層に密接してアルミニウムまたはアルミニウムを主成分とする材料層を形成する第3の工程と、第1の陽極酸化処理によって、前記アルミニウムまたはアルミニウムを主成分とする材料層を選択的に陽極酸化して、その側面に多孔質状アルミナ層を形成する第4の工程と、第2の陽極酸化処理によって、前記アルミニウム層またはアルミニウムを主成分とする材料層を陽極酸化して、その表面に無孔質状アルミナ層を形成すると同時に、前記タンタル層を陽極酸化して、その側面にタンタルオキサイド層を形成する第5の工程と、前記ゲート絶縁膜をパターンニングして、前記活性層のソース、ドレイン領域の表面を露出させる第6の工程と、前記多孔質アルミナ層を除去する第7の工程と、前記ソース及びドレイン領域に導電性を付与する不純物を添加する第8の工程と、前記ソース、ドレイン領域の少なくとも表面をシリサイド化する第9の工程と、を有することを特徴とする。

【0016】

【実施の形態】 本発明の実施の形態を図13を用いて説明する。

【0017】図13は、本発明の構成を説明するため模式図であり、薄膜トランジスタの断面図を示す。図13には1つの薄膜トランジスタしか図示していないが、基板1000上に複数の薄膜トランジスタが形成されて半導体回路を構成している。

【0018】薄膜トランジスタは、絶縁表面を有する基板1000上に形成されたシリコンを主成分とする活性層1100と、ゲート絶縁膜1200と、ゲート電極2000とソース電極1410と、ドレイン電極1420とを有する。ゲート電極2000とソース／ドレイン電極1410、1420は層間絶縁膜1300によって電気的に絶縁されている。

【0019】活性層1100は、ソース領域1110、ドレイン領域1120、チャネル形成領域1130を有し、ソース領域1110、ドレイン領域1120の表面はシリサイド化されて、シリサイド層1111、1121が形成されている。

【0020】前記ゲート電極2000は、ゲート絶縁膜1300に接して形成された金属層2110と、前記金属層2110上に接して形成されたアルミニウム層2200との積層導電膜を有し、さらに金属層2110の側面に形成された金属層の陽極酸化物層2110及びアルミニウム層2200表面を陽極酸化したアルミナ層を有する。この構成により、上記の積層導電膜はそれぞれの陽極酸化膜で被覆されるため、絶縁性が高められると共に、アルミニウム層2200の耐熱性も向上される。

【0021】本発明では、金属層2110は陽極酸化可能であると共に、アルミニウムよりも融点が高い金属材料で形成して、ゲート絶縁膜1300にアルミニウムが拡散されることを防止するバリア層として機能させるため、ゲート電極2000形成以後に400℃以上の加熱処理が可能になり、加熱温度を500～600℃程度まで上げることができる。

【0022】このような金属層2210としてバルブ金属を用いることができ、Ta、Nb、Hf、Ti、Crのいずれか一種金属元素もしくはこれらの合金、又はMoとTaの合金を用いればよい。またアルミニウム層2000は純アルミニウムだけでなく、Si、Sc等を数重量%添加し耐熱性を向上させても良い。

【0023】本発明では、ゲート電極2000形成以後に、500～650℃の温度で加熱することができるようになったため、シリサイド工程によってソース／ドレイン領域にシリサイド層1111、1121を形成することができる。

【0024】図13の薄膜トランジスタの作製方法の1例を以下に説明する。絶縁表面を有する基板1000上にシリコンを主成分とする活性層1100を形成する。活性層1100としては、非晶質シリコン薄膜を結晶化した多結晶シリコン薄膜を用いればよい。結晶化には、基板の耐熱性を考慮して、加熱処理、レーザやそれと同

等な強光を照射する方法等を適宜に選択すればよい。そして活性層 1 1 0 0 上にゲート絶縁膜 1 2 0 0 を構成する絶縁被膜を形成する。

【0 0 2 5】次にゲート電極 2 0 0 0 を形成する。金属層 2 1 0 0、アルミニウム層 2 2 0 0 を成膜し所定の形状にパターンニングする。それぞれ陽極酸化して、陽極酸化層 2 1 1 0 と 2 1 2 0 を形成する。これによってゲート電極 2 0 0 0 を完成する。本発明では、ゲート電極 2 0 0 0 において、主に信号、電流の経路としてアルミニウム層 2 2 0 0 を用いるため、その膜厚は 4 0 0 ~ 6 5 0 nm 程度とする。また、金属層は後述するようにバリア層をして機能すれば良く、その膜厚は 1 0 ~ 1 0 0 nm 程度とする。

【0 0 2 6】次にゲート電極 2 0 0 0 をマスクにして前記絶縁被膜をパターンニングして自己整合的にゲート絶縁膜 1 3 0 0 を形成する。さらに、ゲート電極 2 0 0 0 をマスクにして、活性層 1 1 0 0 に導電性を付与する不純物を添加して、ソース／ドレイン領域 1 1 1 0、1 1 2 0 とチャネル形成領域 1 1 3 0 を自己整合的に形成する。

【0 0 2 7】次に、ソース／ドレイン領域 1 1 0 0、1 2 0 0 にシリサイド層 1 1 1 1、1 1 2 1 を形成する。まず、シリコンとシリサイド反応する金属膜を成膜する。この金属膜としては、5 0 0 ~ 6 0 0 °C 程度の加熱温度でシリサイド反応する金属膜であれば良く、例えば Ta、Cr、Mn、Nb、Mo、Ti のいずれか一種の金属膜を用いることができる。金属膜は活性層 1 1 0 0 のうちソース／ドレイン領域 1 1 1 0 と 1 1 2 0 のみ接しており、加熱処理によってソース／ドレイン領域 1 1 1 0、1 1 2 0 のシリコンと金属が反応して、シリサイド層 1 1 1 1、1 1 2 1 が形成される。なお、ソース／ドレイン領域 1 1 1 0、1 1 2 0 を完全にシリサイド化しても良い。

【0 0 2 8】シリサイド化の後、未反応の金属膜をエッチングで除去する。このとき、ゲート電極 2 0 0 0 の金属層 2 1 0 0 とアルミニウム層 2 2 0 0 はそれぞれの陽極酸化層 2 1 1 0 と 2 2 1 0 で被覆されているため、エッチングで除去されるようなことがない。なお、シリサイド化の加熱処理は電気炉内での加熱や赤外ランプを用いた R T A を用いればよい。

【0 0 2 9】そして、層間絶縁膜 1 3 0 0 を形成し、ここにコンタクトホールを形成しソース／ドレイン電極 1 4 1 0、1 4 2 0 を形成する。

【0 0 3 0】本発明においては、ゲート電極 2 0 0 0 にアルミニウム層 2 2 0 0 を用い、ソース／ドレイン電極 1 4 1 0、1 4 2 0 との接続部にシリサイド層 1 1 1 1 と 1 1 2 1 を形成したため、動作速度が向上され、また省電力化が図れる。なお、ここでは、絶縁ゲート型トランジスタの例として薄膜トランジスタを示したが、本発明は、シリコン基板内にソース／ドレイン領域を有する M

O S 型トランジスタに適用することもできる。

【0 0 3 1】

【実施例】 図 1 ~ 1 2 を用いて、本発明の実施例を詳細に説明する。

【0 0 3 2】〔実施例 1〕本実施例では、半導体回路を構成する T F T の作製方法を示す。図 1 (A) に本実施例の T F T の模式的な断面構成図を示す。また、図 1

(B) に図 1 (A) の 1 5 0 で示す矩形の領域の拡大図を示す。

【0 0 3 3】基板 1 0 0 表面には下地膜 1 0 1 が形成されている。T F T は、下地膜 1 0 1 上に形成された活性層 1 0 3 と、ゲート絶縁膜 1 0 9 と、ゲート電極と、層間絶縁膜 1 0 3 と、ソース／ドレイン領域に接続されたソース電極 1 4 1、ドレイン電極 1 4 2 を有する。

【0 0 3 4】活性層 1 0 3 は多結晶シリコン薄膜であり、ソース領域 1 0 4、ドレイン領域 1 0 5、チャネル形成領域 1 0 6 と、高抵抗領域 1 0 7 と 1 0 8 が形成され、ソース領域 1 0 4 とドレイン領域 1 0 5 表面には、それぞれシリサイド層 1 0 4 a と 1 0 5 a が形成されている。

【0 0 3 5】ゲート絶縁膜 1 0 9 は、活性層 1 0 3 表面を熱酸化した熱酸化膜 1 0 9 b と、気相法 (C V D) で堆積された堆積絶縁膜 1 0 9 a で形成される。また、ゲート電極は、タンタル層 1 1 0 とアルミニウム層 1 2 0 と、タンタル層 1 1 0 とアルミニウム層 1 2 0 はそれぞれ陽極酸化したタンタルオキサイド層 1 1 1、無孔質状アルミナ層 1 2 1 とを有する。

【0 0 3 6】以下、図 2 ~ 図 4 を用いて、T F T の作製方法を説明する。まず、耐熱性の高い基板 (本実施例では石英基板) 1 0 0 を用意する。基板 1 0 0 表面に下地膜 1 0 1 として 3 0 0 nm 厚の絶縁性珪素膜 1 0 2 を形成する。絶縁性珪素膜とは、酸化珪素膜 (S i O₂)、窒化珪素膜 (S i₃ N₄)、酸化窒化珪素膜 (S i O_x N_y) のいずれか若しくはそれらの積層膜である。

【0 0 3 7】基板 1 0 0 の耐熱温度は、後の熱酸化工程に耐え得る温度であればよい。歪点が 7 5 0 °C 以上であればガラス基板 (代表的には結晶化ガラス、ガラスセラミクス等と呼ばれる材料) を利用することもできる。その場合には下地膜を減圧熱 C V D 法で形成して基板全面を絶縁性珪素膜で囲むようにすると、ガラス基板からの成分物質の拡散を抑えられて効果的である。

【0 0 3 8】また、下地膜 1 0 1 としては、基板 1 0 0 全面を非晶質珪素膜で覆い、それを完全に熱酸化膜に変成させた絶縁膜を用いることもできる。シリコン基板を用いる場合には、下地膜 1 0 1 はシリコン基板表面を熱酸化して形成する。

【0 0 3 9】こうして絶縁表面を有する基板が準備できたら、減圧熱 C V D 法により非晶質珪素膜 2 0 1 を形成する。非晶質珪素膜 2 0 1 の膜厚は 2 0 ~ 1 0 0 nm (好ましくは 4 0 ~ 7 5 nm) とすれば良い。本実施例

10

20

30

40

50

では成膜膜厚を 6 5 n m とする。なお、減圧熱 C V D 法で形成した非晶質珪素膜と同等の膜質が得られるのであればプラズマ C V D 法を用いても良い。(図 2 (A))

【 0 0 4 0 】次に、非晶質珪素膜 2 0 1 上に 1 2 0 n m 厚の酸化珪素膜でなるマスク絶縁膜 2 0 1 を形成する。マスク絶縁膜 2 0 2 にはパターンニングによって開口部 2 0 2 a を設けておく。

【 0 0 4 1 】次に、特開平 8 - 7 8 3 2 9 号公報記載の技術に従って、結晶化を助長する触媒元素の添加工程を行う。本実施例では触媒元素としてニッケルを選択し、重量換算で 1 0 p p m のニッケルを含むニッケル酢酸塩をエタノール溶液に溶かした溶液をスピコート法により塗布する。

【 0 0 4 2 】勿論、ニッケル以外にもコバルト (C o) 、鉄 (F e) 、パラジウム (P d) 、白金 (P t) 、銅 (C u) 、金 (A u) 、ゲルマニウム (G e) 、鉛 (P b) から選ばれた一種または複数種を用いることもできる。

【 0 0 4 3 】こうして、マスク絶縁膜 2 0 2 の表面にはニッケル含有層 2 0 3 が形成される。この時、ニッケルはマスク絶縁膜 2 0 2 に設けられた開口部 2 0 2 a において非晶質珪素膜 2 0 1 を接するような状態となる。

(図 2 (B))

【 0 0 4 4 】次に、4 5 0 ° C 、1 時間程度加熱して水素出し処理した後、不活性雰囲気、水素雰囲気または酸素雰囲気において 5 0 0 ~ 7 0 0 ° C (代表的には 5 5 0 ~ 6 5 0 ° C 、好ましくは 5 7 0 ° C) の温度で 4 ~ 2 4 時間の加熱処理を加えて非晶質珪素膜 2 0 1 の結晶化を行う。本実施例では 5 7 0 ° C 、1 4 時間の加熱処理を行い、結晶化を進行させる。(図 2 (C))

【 0 0 4 5 】非晶質珪素膜 2 0 1 の結晶化はニッケルを添加した領域 (ニッケル添加領域) 2 0 4 で発生した核から優先的に進行し、基板 1 0 0 の基板面に対してほぼ平行に成長した結晶領域 (ここでは横成長領域とよぶ) 2 0 5 、2 0 6 が形成される。横成長領域 2 0 5 、2 0 6 は比較的揃った状態で個々の結晶粒が集合しているため、全体的な結晶性に優れるという利点がある。

【 0 0 4 6 】結晶化工程が終了したら、そのままマスク絶縁膜 2 0 2 をマスクとして活用して P (リン) を添加してリン添加領域 2 0 7 を形成する。リンは添加領域 2 0 7 に $1 \times 10^{19} \sim 1 \times 10^{21}$ atoms/cm³ の濃度 (ニッケルの約 1 0 倍) で含まれるように添加することが好ましい。(図 2 (D))

【 0 0 4 7 】本実施例では横成長領域 2 0 5 、2 0 6 に残存するニッケルを除去するためにリンのゲッターリング能力を利用する。リン以外にも砒素、アンチモン等の他の 1 5 族元素を用いることもできるが、リンがゲッターリング能力が高かった。

【 0 0 4 8 】本実施例ではリンの添加工程にプラズマドーピング法を用いたが、他にイオンインプランテーショ

ン法又はプラズマドーピング法等のイオン打ち込み法、気相からの拡散を用いる方法、固相からの拡散を用いる方法のいずれかの手段を利用できる。また、リンの添加工程でマスクとして活用するマスク絶縁膜 2 0 2 は、再度パターンニングして新たな開口部を設けても良いが、マスク絶縁膜 2 0 2 をそのまま用いることでスループットの向上を図ることができる。

【 0 0 4 9 】そして、リン添加領域 2 0 7 を形成した後、5 0 0 ~ 8 0 0 ° C (好ましくは 6 0 0 ~ 6 5 0 ° C) で 2 ~ 2 4 時間 (好ましくは 8 ~ 1 5 時間) の加熱処理を行い、横成長領域 2 0 5 、2 0 6 中のニッケルをリン添加領域 2 0 7 へと移動させる (移動方向は矢印で示す。) こうしてニッケルが 5×10^{17} atoms/cm³ 以下 (好ましくは 2×10^{17} atoms/cm³ 以下) にまで低減された横成長領域 2 0 5 ' 、2 0 6 ' が得られる。(図 2 (E))

【 0 0 5 0 】なお、現状では S I M S (質量二次イオン分析) による検出下限が 2×10^{17} atoms/cm³ 程度であるため、それ以下の濃度を調べることはできない。しかしながら、本実施例に示すゲッターリング工程を行えば、横成長領域 2 0 5 ' 、2 0 6 ' 内のニッケル濃度は少なくとも $1 \times 10^{14} \sim 1 \times 10^{15}$ atoms/cm³ 程度にまで低減されるものと推定される。

【 0 0 5 1 】こうしてニッケルのゲッターリング工程が終了したら、マスク絶縁膜 2 0 2 を除去した後、図 2

(F) に示すように横成長領域 2 0 5 ' 、2 0 6 ' のみを利用して活性層 1 0 3 を形成する。この時、ニッケルをゲッターリングした領域 2 0 7 は完全に除去してしまうことが望ましい。こうすることでニッケルが再び活性層 1 0 3 内へと逆拡散することを防ぐことができる。なお説明のため図面では活性層 1 0 3 を 1 つだけ図示したが、半導体回路を構成する T F T に合わせて複数の活性層が基板 1 0 0 上に同時に形成されている。

【 0 0 5 2 】次に、プラズマ C V D 法または減圧熱 C V D 法により、絶縁性珪素膜でなる堆積絶縁膜 1 0 9 a を活性層 1 0 3 を覆うように形成する。この絶縁膜 1 0 9 a の膜厚は 5 0 ~ 1 5 0 n m とすれば良い。絶縁性珪素膜としては酸化珪素膜、窒化珪素膜、窒化酸化珪素膜を形成すればよい。

【 0 0 5 3 】そして、図 3 (G) に示すように堆積絶縁膜 1 0 9 a を形成した後、酸化性雰囲気において 8 0 0 ~ 1 1 0 0 ° C (好ましくは 9 5 0 ~ 1 0 5 0 ° C) で加熱処理を行い、活性層 1 0 3 表面を酸化して、活性層 1 0 3 と堆積絶縁膜 1 0 9 a の界面に熱酸化膜 1 0 9 b を形成する。

【 0 0 5 4 】なお、酸化性雰囲気はドライ O₂ 雰囲気、ウェット O₂ 雰囲気又はハロゲン元素 (代表的には塩化水素) を含む雰囲気とすれば良い。ハロゲン元素を含ませた場合、活性層 1 0 3 上の絶縁膜 1 0 9 a が薄ければハロゲン元素によるニッケルのゲッターリング効果も期待

できる。

【0055】また、熱酸化工程の温度と時間は、熱酸化膜の膜厚とスループットを鑑みて最適な条件を決定すれば良い。本実施例では50nmの熱酸化膜109aを形成する条件(950℃、30分)とする。また、同時に25nmの活性層が減り、最終的に活性層の膜厚は40nmとなる。

【0056】堆積絶縁膜109aを形成してから熱酸化するという構成は、リンの気相中からの拡散を防ぐ効果がある。このリンとはゲッターリング工程に先立って添加されたリン(ここでは下地膜に含まれるリンを指す)であり、それが熱酸化工程の雰囲気中に拡散して活性層103に再添加される(リンのオートドーピングとも呼ばれる)ことを防ぐことができる。

【0057】勿論、活性層103と堆積絶縁膜109aとの界面を熱酸化することで界面準位を大幅に低減し、界面特性を飛躍的に向上させることも兼ねる。また、CVD法で形成された堆積絶縁膜109aの膜質の向上も図れるし、活性層103を薄膜化されるため光リーク電流の低減も期待でき、活性層103を構成する多結晶シリコンの結晶粒内欠陥も低減される。

【0058】こうして図3(G)の状態が得られたら、スパッタ法にて50nm厚のタンタル層110、400nm厚のアルミニウム層120を順次積層形成する。アルミニウム層120として2wt%のスカンジウムを含有させたアルミニウム材料を利用した。タンタル層110の膜厚は20nmあればバリア層として機能するが、あまり厚いとTFEの凹凸が大きくなるため、20~100nm程度の厚さにすればよい。(図3(H))

【0059】次にフォトリソマスク209を形成し、タンタル層110及びアルミニウム層120をドライエッチング法またはウェットエッチング法によりエッチングして、後のゲート電極の原型となる積層パターン210を形成した。本実施例ではゲート電極とゲート電極に信号を入力するゲート配線は一体的に形成されている。図面ではTFEの活性層と交差しているゲート電極をのみを示しているが、積層210パターンはゲート電極およびゲート配線のパターンに合わせて形成されている。

【0060】ドライエッチング用のエッチングガスとしてはアルミニウム層120のエッチングには塩素系ガス、タンタル層110のエッチングにはフッ素系ガスというように使い分ければ連続的に処理することが可能である。なお、タンタル層110が50nm程度と薄い場合には塩素系ガスでアルミニウム層120とタンタル層110とを一括してエッチングできることが確認されている。(図3(I))

【0061】また、積層パターン210のパターニングにはレジストマスク209を利用しているが、レジストマスク209を形成する前にあたって、アルミニウム層

120の表面を極薄く陽極酸化してアルミナ膜を形成し、レジストマスク209の密着性を向上させる。

【0062】次に、レジストマスク209を残した状態で、3%シュウ酸水溶液中で到達電圧8Vの陽極酸化処理を行い、600~800nm厚の多孔質状アルミナ層211を形成する。この溶液中ではタンタル層110は陽極酸化されず、アルミニウム層120のみが選択的に陽極酸化されて、多孔質状アルミナ層211が形成される。(図3(J))

【0063】レジストマスク209を除去した後、さらに、3%の酒石酸を含むエチレングリコール溶液中で到達電圧80Vの陽極酸化処理を行う。この処理ではアルミニウム層120とタンタル層110との両方が陽極酸化される。(図3(K))

【0064】タンタル層110は多孔質状アルミナ層211に接する部分だけが陽極酸化されてタンタルオキサイド層111に変成された。これはその部分だけが多孔質状アルミナ層211の内部を浸透してきた電解溶液に触れるためである。

【0065】また、アルミニウム層120も多孔質状アルミナ層211の内部を浸透した電解溶液に触れた部分が酸化されて、その表面(多孔質状アルミナ層211の内側)に100~120nm厚の無孔質状アルミナ層121が形成される。無孔質状アルミナ層121の膜厚は到達電圧によって決定される。

【0066】ここで、図3(K)に示す状態を示すSEM写真を図11(A)に示した。なお、図11(A)は図3(K)の構造を実験的に再現したサンプルを4万倍に拡大したSEM写真であり、多孔質状アルミナ層211付近の様子を示している。

【0067】また、図11(A)の模式図を図11(B)に示した。図11(B)において、10は酸化珪素膜でなる下地、11はタンタル層、12はアルミニウム層、13はタンタルオキサイド層、14は無孔質状アルミナ層、15は多孔質状アルミナ層である。

【0068】図11(B)に示すように、アルミニウム層12の表面は無孔質状アルミナ層14で覆われ、その外側に多孔質状アルミナ層15が形成されている。そして、タンタル層11の端部(多孔質状アルミナ層の下)にはタンタルオキサイド層13が形成されている。

【0069】なお、図3ではタンタル層110とタンタルオキサイド層111の膜厚は同じになっているが、図11(A)に示す写真で見える限り、タンタル層は陽極酸化処理によってタンタルオキサイド層に変成する際に約2倍程度に体積が膨張して、膜厚が2~4倍(代表的には3倍)程度に厚くなるようである。また、タンタルオキサイド層13はアルミナ層15の端部よりも外側に突出していた。また15で示す部分は完全にタンタルオキサイドだけでなくタンタルも混在していることも予想される。

【0070】図3 (K) に示す構成が得られたら、次にゲート電極部 (タンタル層 1 1 0、タンタルオキサイド層 1 1 1、アルミニウム層 1 2 0、アルミナ層 1 2 1) 及び多孔質状アルミナ層 2 1 1 をマスクとしてドライエッチング法により堆積絶縁膜 1 0 9 a と熱酸化膜 1 0 9 b をエッチングして、ゲート絶縁膜 1 0 9 をパターンニングした。エッチングガスとしては CHF_3 ガスを 5 5 sccm の流量で用い、圧力 5 5 mtorr、供給電力 8 0 0 W の条件で行った。

【0071】この工程により堆積絶縁膜 1 0 9 a と熱酸化膜 1 0 9 b が自己整合的にエッチングされ、ゲート絶縁膜 1 0 9 は島状のパターンに加工された。この時、図 1 1 を用いて説明したように、ゲート電極ではタンタルオキサイド層 1 1 1 が最も外側に突出しているため、ゲート絶縁膜の端面はタンタルオキサイド層 1 1 1 の端面で画定される。また、活性層 1 0 3 において、後にソース／ドレイン領域となる領域が露出した状態となる。

(図 4 (L))

【0072】このパターンニング工程が終了したら、マスクとして利用した多孔質状アルミナ層 2 1 1 を 4 5 °C に保温したアルミ混酸 (リン酸、酢酸、硝酸、水を体積% で 8 5 : 5 : 5 : 5 の比で混合した) 溶液を用いて除去した。多孔質状アルミナ層 2 1 1 とタンタルオキサイド層 1 1 の選択比が大きいので、タンタルオキサイド層 1 1 1 はエッチングされない。この様子は図 1 2 に示す SEM 写真からも明らかである。

【0073】図 1 2 に示す SEM 写真は、図 1 1 (A) に示す状態から多孔質状アルミナ層 1 5 のみを除去した状態を示している。この写真からはタンタルオキサイド層 1 1 がひさし状に残っていることが確認できる。

【0074】次に、1 回目の不純物添加工程を行った。なお、本実施例ではプラズマドーピング法を用いた。また N チャネル型 TFT (NTFT) を作製するため、N 型の導電性を付与する不純物イオンとして、P (リン) または As (砒素) を選ぶ。ここではリンを添加した。まず、1 回目は加速電圧を 7 0 ~ 8 5 keV と高くして行った。この時、ゲート絶縁膜 1 0 9 表面にはタンタルオキサイド層 1 1 1 が存在するため、イオン注入時のダメージが直接ゲート絶縁膜に到達しないため、ゲート絶縁膜 1 0 9 中にトラップ準位が発生するのを抑制できる。

【0075】加速電圧が高いためタンタルオキサイド層 1 1 1 とゲート絶縁膜 1 0 9 をリンイオンが通過して、活性層 1 0 3 に添加される。この結果 N 型の不純物領域 2 1 2、2 1 3 が形成される。また、活性層 1 0 3 においてアルミニウム層 1 2 0、アルミナ層 1 2 1 が上部に存在する領域には、リンイオンが添加されなかった。

(図 4 (M))

【0076】この工程において領域 2 1 2、2 1 3 の不純物濃度は後に高抵抗領域の抵抗値を決定することになる。従って、イオン注入時のドーズ量は領域 2 1 2、2

1 3 が所望の濃度の不純物を含むように実施者が最適値を設定する必要がある。本実施例では、不純物領域 2 1 2、2 1 3 のリン濃度が $1 \times 10^{17} \sim 1 \times 10^{18}$ atoms/cm³ になるようにした。

【0077】次に、5 ~ 1 0 keV と低い加速電圧で 2 回目の不純物添加工程を行った。この工程では加速電圧が低いため、ゲート絶縁膜 1 0 9 が完全にマスクとして機能する (タンタルオキサイド層 1 1 1 も存在するため特開平 7-135318 号公報記載の技術よりもマスク効果が向上している)。この工程では N 型不純物領域 2 1 2、2 1 3 のうち、その表面が露出されている領域 1 0 4、1 0 5 のみにリンイオンが添加される。本実施例では、この領域 1 0 4、1 0 5 に $1 \times 10^{20} \sim 1 \times 10^{21}$ atoms/cm³ の濃度でリンが添加されるようにした。

【0078】1 回目と 2 回目の不純物添加工程において、2 度ともリンが添加された領域 1 0 4、1 0 5 はそれぞれソース領域、ドレイン領域となる。また 1 回目の不純物添加工程でのみ不純物が添加された領域は、ソース／ドレイン領域 1 0 4、1 0 5 よりも抵抗が高い、高抵抗領域 1 0 7、1 0 8 となる。従って、ソース／ドレイン領域 1 0 4、1 0 5 と高抵抗領域 1 0 7、1 0 8 との接合部はゲート絶縁膜 1 0 9 (タンタルオキサイド層 1 1 1 の端部) によって画定する。また全くリンが添加されなかった領域 1 0 6 は、後にキャリアの移動経路となる真性または実質的に真性なチャネル形成領域となる。

(図 4 (N))

【0079】なお、真性とは電子と正孔が完全に釣り合って完全に中性な領域を指し、実質的に真性な領域とは、しきい値制御が可能な濃度範囲 ($1 \times 10^{15} \sim 1 \times 10^{17}$ atoms/cm³) で N 型または P 型を付与する不純物を含む領域、または意図的に逆導電型不純物を添加することにより導電性を相殺させた領域を指す。

【0080】また、本実施例の高抵抗領域 1 0 7、1 0 8 はソース／ドレイン領域 1 0 4、1 0 5 よりもリン濃度が低く、LDD 領域又は低濃度不純物領域に対応する。なお、不純物添加工程の加速電圧や、ゲート絶縁膜 1 0 9 及びタンタルオキサイド層 1 1 1 の膜厚によって、領域 1 0 7、1 0 8 にリンを添加させないようにすることができる。この場合は、高抵抗領域 1 0 7、1 0 8 はオフセット領域として機能する。

【0081】また、同一基板上に P チャネル型 TFT も作製する場合には、N チャネル型 TFT の活性層をフォトレジストで覆い、残りの活性層にボロンを添加すればよい。添加されるボロンの濃度はソース／ドレイン領域 1 0 4、1 0 5 や高抵抗領域 1 0 7、1 0 8 の導電性が N 型から P 型に反転するように調節する。

【0082】以上のようにして活性層 1 0 3 への導電性を付与する不純物の添加工程が終了したら、次に、不活性ガス雰囲気中において加熱処理もしくは、エキシマレーザを照射して、活性層に添加した不純物を活性化す

る。この工程は、次に行うシリサイド化の加熱処理と兼用しても良い。

【0083】次に、ソース／ドレイン領域104、105の表面をシリサイド化する。本実施例ではチタンシリサイド層を形成する。先ずチタン(Ti)膜215をスパッタ法にて成膜した。膜厚は10～100nmここでは、50nmの厚さにする。この状態では、活性層103はソース／ドレイン領域104、105だけでチタン膜215と接している。そして、500～650℃の温度、ここでは550℃に加熱して、チタン膜215と、チタン膜215に接している活性層103とを反応させてシリサイド化した。この結果ソース／ドレイン領域104、105の表面には、チタンシリサイド層104a、105aが自己整合的に形成される。(図4(O))

【0084】従来では、アルミニウム材料の耐熱性が低かったため、ゲート電極を形成した後の工程では、450℃程度の加熱処理しか施せなかったが、本実施例においては、下層に設けられたタンタル層111を耐熱性の低いアルミニウム層120のブロッキング層として利用したため、450℃以上、500～650℃の加熱処理を施すことが可能となった。よって、ゲート電極をマスクに利用したシリサイド工程によって、シリサイド層104a、105aを形成することが可能となった。

【0085】なお、図4(O)では、シリサイド層104a、105aで示すように、ソース／ドレイン領域104、105の表層のみをシリサイド化しているが、活性層103の膜厚、及び加熱時間によって、ソース／ドレイン領域104、105を全てシリサイド化することもできる。また、前述のようにシリサイド化工程の加熱処理によって、活性層に添加された不純物を活性化できるため、シリサイド化工程前の活性化工程は省略することも可能である。

【0086】次に、シリサイド化工程で未反応のチタン膜215を除去する。ここでは過酸化水素溶液とアンモニア溶液を混合したエッチャントを用いて、チタン膜215のみを選択的に除去した。そして図1に示すように層間絶縁膜130を形成する。層間絶縁膜130としては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜またはそれらの積層膜を用いることができる。なお、有機性樹脂膜としてはポリイミド、ポリアミド、ポリイミドアミド、アクリル等が挙げられる。

【0087】層間絶縁膜130を形成したら、コンタクトホールを形成してソース電極141、ドレイン電極142を形成する。本実施例ではこれら電極材料としてチタン／アルミ／チタンからなる積層導電層を用いる。最後に水素雰囲気中において350℃2時間程度の水素化処理を行い、TF T全体の水素終端処理を行う。こうして図1に示すような構造のTF Tが完成する。

【0088】本実施例のTF Tは、ゲート電極を抗せず

るアルミニウム層とゲート絶縁膜との間にタンタル層が存在するため、作製途中の熱処理によって、アルミニウムがゲート絶縁膜に拡散することが防止できる。そのため、シリサイド工程を利用してソース／ドレイン領域表面をシリサイド化することができる。よって、ゲート電極をアルミニウム材料で形成してゲート電極の低抵抗化を実現すると共に、ソース／ドレイン領域のシート抵抗の低抵抗化が可能になり、高速動作に好適なTF Tを得ることができる。

【0089】更に、アルミニウム拡散による短絡を防げるため、非常に高い歩留りでTF Tを作製することが可能となり、同一基板上に百万個以上ものTF Tを作製するAML CDを作製においても高い良品率を確保することができる。そして、それに伴って液晶モジュールやそれを搭載した製品(電子機器)の製造コストを低減することが可能である。また、本実施例では、TF Tの例を示したが、シリコン基板内にソース／ドレイン領域を形成するMOS型トランジスタに、本実施例のゲート電極の作製工程、及びシリサイド工程を応用できることは明らかである。

【0090】〔実施例2〕 図5を用いて本実施例を説明する。本実施例は、本発明をアクティブマトリクス型液晶表示装置(AML CD)を構成するアクティブマトリクス基板の例である。アクティブマトリクス基板は同一基板上にCMOS回路で構成された駆動回路とNTFTで構成された画素マトリクス回路とが作製されている。なお、簡略にPチャネル型TF T(PTFT)の作製工程及び条件の1例を以下に示す。

【0091】まず、リンイオンを注入したソース及びドレイン領域にP型の導電性を付与する不純物イオン(ボロン)を注入する。ドーピングガスとして、水素で5%に希釈されたジボランを用いる。加速電圧は60～90kV、ドーズ量は $1 \times 10^{13} \sim 8 \times 10^{19}$ atoms/cm²とする。なお、ソース及びドレイン領域に注入されたボロンの濃度の最大値からリンの濃度の最大値を引いた濃度が $3 \times 10^{19} \sim 3 \times 10^{21}$ atoms/cm²となるようにドーズ量を調節することが重要である。この結果、ソース及びドレイン領域の導電型が反転してP型の不純物領域を形成することができる。なお、高抵抗領域の導電型も反転する工程としてもよい。

【0092】図5において、NTFT301、PTFT302はCMOS回路303を構成している。前述の様に公知のCMOS技術を用いれば実施例1とほぼ同様の工程で容易に実現できる。

【0093】また、画素マトリクス回路を構成する画素TF T(本実施例ではNTFT)304は実施例1で説明した作製工程に多少の工程を足せば実現できる。

【0094】まず、実施例1の工程に従って、画素TF T304及びCMOS回路303を複数形成する。次に、図5に示す様に第1の平坦化膜310を形成する。

本実施例では窒化珪素 (50 nm) / 酸化珪素 (25 nm) / アクリル (1 μ m) の積層構造を第 1 の平坦化膜 310 として利用する。

【0095】なお、アクリルやポリイミドといった有機性樹脂膜はスピコート法で形成する溶液塗布型絶縁膜なので、厚い膜を容易に形成できる上、非常に平坦な面を得ることが可能である。そのため、1 μ m 程度の膜厚を高いスループットで形成することが可能であり、良好な平坦面が得られる。

【0096】次に、第 1 の平坦化膜 310 上に遮光性導電膜でなるブラックマスク 311 を形成する。またブラックマスク 311 を形成するに先立って、第 1 の平坦化膜 310 をエッチングして、最下層の窒化珪素膜のみを残した凹部を形成しておく。

【0097】このようにしておくことで、凹部を形成した部分では画素 TFT 304 のドレイン電極とブラックマスク 311 とが窒化珪素膜のみを介して近接し、そこで補助容量 312 を形成する。窒化珪素は比誘電率が高く、しかも膜厚が薄いので大容量を確保しやすい。

【0098】ブラックマスク 311 を形成すると同時に補助容量 312 を形成したら、第 2 の平坦化膜 313 を 1.5 μ m 厚のアクリルで形成する。補助容量 52 を形成した部分は大きな段差を生じるが、その様な段差も十分に平坦化できる。

【0099】最後に、第 1 の平坦化膜 310 及び第 2 の平坦化膜 313 にコンタクトホールを形成し、透明導電膜 (代表的には ITO) からなる画素電極 314 を形成する。こうして図 5 に示すアクティブマトリクス基板を作製することができる。

【0100】なお、画素電極 314 として反射性の高い導電膜、代表的にはアルミニウムまたはアルミニウムを主成分とする材料を用いれば、反射型 AMLCD 用のアクティブマトリクス基板を作製することもできる。

【0101】また、図 5 では画素 TFT のゲート電極をダブルゲート構造としているが、シングルゲート構造でも良いし、トリプルゲート構造等のマルチゲート構造としても構わない。

【0102】また、アクティブマトリクス基板の構造は本実施例の構造に限定されるものではない。本発明の特徴はゲート電極の構成およびソース / ドレイン領域のシリサイド化にあるので、それ以外の構成は本発明を限定するものではなく、実施者が適宜決定すれば良い。

【0103】〔実施例 3〕図 6 を用いて本実施例を説明する。本実施例では、実施例 1 と異なる工程で TFT を形成する場合の例であり、実施例 1 の陽極酸化工程の変形例である。なお、本実施例の構成を他の実施例の構成に利用することは可能である。

【0104】ここでは、実施例 1 とは図 3 (J) の状態の工程までは同一の工程であるためその記載は省略する。図 3 (J) を得たら、図 6 (A) に示すようにゲー

ト絶縁膜のパターニングを行う。図 6 (A) において、400 は基板、401 は下地膜、403 は活性層、409 a は堆積絶縁膜、409 b は熱酸化膜、410 はタンタル層、420 はアルミニウム層、41 はアルミニウム層を陽極酸化した多孔質状アルミナ層である。図 3

(J) の状態を得たら、アルミニウム層 420 およびアルミナ層 41 をマスクにして、堆積絶縁膜 409 a と熱酸化膜 409 b をエッチングして、ゲート絶縁膜 409 をパターニングする。

【0105】次に、3% の酒石酸を含むエチレングリコール溶液中で陽極酸化処理を行う。この処理ではとの両方が陽極酸化されそれぞれ、膜厚の薄い陽極酸化物層が形成される。(図 6 (B))

【0106】タンタル層 410 は多孔質状アルミナ層 41 に接する部分だけが陽極酸化されて、薄いタンタルオキサイド層 43 に変成される。アルミニウム層 420 はその表面 (多孔質状アルミナ層 41 の内側) に膜厚の薄い無孔質状アルミナ層 42 が形成される。ここでは到達電圧を 1 ~ 20 V 程度として、無孔質状アルミナ層 42 の膜厚が 10 ~ 30 nm となるようにした。

【0107】そして、多孔質状アルミナ層 41 を選択的に除去して図 6 (C) の状態を得る。この状態ではタンタル層 410 が露出する。

【0108】再度、3% の酒石酸を含むエチレングリコール溶液中で到達電圧 80 V の陽極酸化処理を行う。この処理ではアルミニウム層 420 とタンタル層 410 との両方が陽極酸化され、その膜厚の厚いアルミナ層 421、膜厚の厚いタンタルオキサイド層 411 が形成される。この工程で先に形成された薄いアルミナ層 42、タンタルオキサイド層 43 はそれぞれ厚いアルミナ層 421、タンタルオキサイド層 411 と一体化される。(図 6 (D))

【0109】実施例 1 の図 3 (K) の工程と異なり、本実施例ではタンタル層 410 を陽極酸化するために、タンタル層 410 を露出させた状態にして、タンタルオキサイド層 411 に変成しやすくさせており、タンタルオキサイド層 411 の膜厚がタンタル層 410 の 2 ~ 4 倍 (代表的には 3 倍) 程度に厚くなるようにする。このような構成とすることにより、後の高抵抗領域の上方に存在しているタンタル層をタンタルオキサイド層 411 に完全に變成し、TFT として正常な動作を行う構造とする。

【0110】次に、活性層 403 に不純物イオンを添加する。この工程は実施例 1 で説明した工程でおこえはよく、図 6 (E) に示すように活性層 403 にソース領域 404、ドレイン領域 405、チャネル形成領域 406、高抵抗領域 407、408 が形成される。これ以降は、実施例 1 と同様に、シリサイド化工程等を行い TFT を完成させればよい。

【0111】〔実施例 4〕本実施例を図 7 を用いて説明

する。本実施例は、実施例 1 の T F T において、金属層（タンタル層 1 1 0）と、アルミニウム層 1 2 0 となる 2 層ゲート電極、配線と他の配線の接続方法について説明する。なお、図 7 に示す T F T は図 1 と同じ構成であり、符号を省略した。

【0 1 1 2】従来のアルミニウム単層のゲート電極構造では、無孔質アルミナ層を除去するために、アルミ混酸（リン酸、酢酸、硝酸、水を体積％で 8 5 : 5 : 5 : 5 の比で混合した酸）とクロム酸溶液とを混合した酸（ここではクロム混酸と呼ぶ）を用いている。クロム混酸を用いた場合には、ゲート絶縁膜や下地膜を構成する酸化珪素膜との選択比がとれず、ゲート絶縁膜や下地膜までエッチングされてしまっていた。なお、クロム混酸とは、上記のアルミ混酸 1 0 ・に対してクロム酸溶液（クロム酸 3 5 0 g と水 1 5 0 g を混合した溶液） 5 5 0 g を混合した酸である。

【0 1 1 3】本実施例では、図 7 に示すように、クロム混酸に対して選択比を有するタンタルをゲート電極・配線の下層に形成したことにより、タンタル層 1 1 0 がエッチングストップとして機能し、また、引出配線 1 6 0 と電気的な接続をとることもできる。なお図 7 ではゲート配線が活性層と交差するゲート電極部で引出配線 1 6 0 との接続を行ったが、他の部分でゲート配線と引出配線 1 6 0 との接触をとっても良い。

【0 1 1 4】〔実施例 5〕 図 8 を用いて本実施例を説明する。本実施例は実施例 1 の変形例であり、ソース／ドレイン領域のソース／ドレイン電極との接続部上にコンタクトパッドを形成する例を示す。

【0 1 1 5】実施例 3 で説明したように、画素 T F T の層間絶縁膜は平坦な表面を得るために、8 0 0 n m ~ 1 μ m のように比較的厚く形成される。また、本発明ではソース／ドレイン領域の表面をシリサイド化、もしくはソース／ドレイン領域を全てシリサイド化してしまうため、ソース／ドレイン電極との接続をとるために、上記のように厚い層間絶縁膜にコンタクトホールを形成するには問題が生ずる。

【0 1 1 6】コンタクトホール形成のために、フッ酸によってウエットエッチングをした場合には、チタンシリサイド層がエッチングされてしまう。また、フッ素系ガスによってドライエッチングを用いた場合には、下地膜やゲート絶縁膜に利用されている酸化珪素膜や窒化珪素膜と選択比がとれないため、層間絶縁膜が厚いとエッチングに時間がかかるため、下地膜やゲート絶縁膜がエッチングされてしまう危惧がある。

【0 1 1 7】本実施例は上述した問題を解消したものである。以下、図 8 を用いてコンタクトホールの形成工程を説明する。先ず実施例 1 で説明した作製方法に従って、図 4 (O) に示す状態を得る。図 8 (A) は図 4

(O) に対応しており、5 0 0 は基板、5 0 1 は下地膜である。多結晶シリコンでなる活性層には、ソース領域

5 0 4、ドレイン領域 5 0 5、チャネル形成領域 5 0 6、高抵抗領域 5 0 7、5 0 8 が自己整合的に形成され、ソース／ドレイン領域 5 0 5、5 0 4 には、チタン膜 5 1 5 との反応によってシリサイド層 5 0 4 a、5 0 5 a が形成されている。5 0 9 は熱酸化膜と堆積絶縁膜とでなるゲート絶縁膜である。ゲート電極は、タンタル層 1 1 0、アルミニウム層 5 2 0 とでなる導電層を有し、また当該導電膜の陽極酸化物であるタンタルオキシド層 1 1 1 と、アルミナ層 1 2 1 とで被覆されている。

【0 1 1 8】本実施例では、ソース／ドレイン領域 5 0 4、5 0 5 の表面をシリサイド化した後、未反応のチタン膜 5 1 5 を残存させたまま、スパッタ法によりアルミニウム膜 5 5 0 を厚さ 6 0 0 ~ 1 0 0 0 n m の厚さに成膜する。（図 8 (B)）

【0 1 1 9】次に、アルミニウム膜 5 5 0 のみをパターニングして、ソース／ドレイン電極とのコンタクトパッド 5 5 1、5 5 2 を構成するアルミニウム層 5 5 1 a、5 5 2 a を形成する。パターニングにはチタン膜 5 1 5 とのエッチング選択比をとるため、実施例 1 で示したアルミ混酸を用いたウエットエッチングを用いる。（図 8 (C)）

【0 1 2 0】次に、アルミニウム層 5 5 1 a、5 5 2 a をマスクにしてチタン膜 5 1 5 をパターニングし、コンタクトパッド 5 5 1、5 5 2 を構成するチタン層 5 5 1 b、5 5 2 b を形成する。パターニングにはここでは過酸化水素溶液とアンモニア溶液を混合したエッチャントを用いて、チタン膜 5 1 5 のみを選択的にパターニングした。以上の工程によって、アルミニウム層 5 5 1 a、5 5 2 a とチタン層 5 5 1 b、5 5 2 b の積層導電膜で構成されたコンタクトパッド 5 5 1 と 5 5 2 が形成される。（図 8 (D)）

【0 1 2 1】次に、層間絶縁膜 5 3 0 を形成する。ここでは T E O S ガスと酸素ガスを原料ガスに用いて、プラズマ C V D 法にて、厚さ 9 0 0 n m の酸化珪素膜を成膜した。そして、層間絶縁膜 5 3 0 にソース／ドレイン電極のコンタクトホールを形成する。ここでは、フッ酸によるウエットエッチングを行った。本実施例では、コンタクトホールの開口部に形成されたコンタクトパッド 5 5 1 と 5 5 2 がエッチングストップとして機能するため、シリサイド層 5 0 4 a、5 0 5 a がエッチングされるのを防ぐことができる。そして、スパッタ法でチタン／アルミニウム／チタンでなる積層膜を連続成膜し、パターニングしてソース電極 5 4 1、ドレイン電極 5 4 2 を形成する。（図 8 (E)）

【0 1 2 2】本実施例では、シリサイド工程で残存した未反応のチタン膜をコンタクトパッド 5 5 1、5 5 2 として形成することによって、コンタクトホール形成時にシリサイド層 5 0 4 a、5 0 5 a がエッチングされることを防ぐことができる。また、コンタクトパッド 5 5

1、552のソース／ドレイン電極との接続部にチタンよりも低抵抗なアルミニウム層551a、552aすることで、ソース／ドレイン電極との接続抵抗を下げる事ができる。本実施例ではチタンシリサイド層を形成する。先ずチタン(Ti)膜215をスパッタ法にて成膜した。膜厚は10~100nmここでは、50nmの厚さにする。この状態では、活性層103はソース／ドレイン領域104、105だけでチタン膜215と接している。そして、500~650℃の温度、ここでは550℃に加熱して、チタン膜215と、チタン膜215に接している活性層103とを反応させてシリサイド化した。この結果ソース／ドレイン領域104、105の表面には、チタンシリサイド層104a、105aが自己整合的に形成される。(図4(O))

【0123】〔実施例6〕 実施例1~5では、ゲート電極において、下層に設けられたタンタル層111を耐熱性の低いアルミニウム層120のブロッキング層として利用したが、タンタル層111を形成する代りに、ゲート絶縁膜に、ブロッキング効果の高い窒化珪素膜を形成するようにしても良い。この場合には、窒化珪素膜はアルミニウム層との界面でストレスが発生し易いため、ゲート絶縁膜とアルミニウム層との界面には窒化酸化珪素膜を成膜すると良い。

【0124】本実施例ではゲート絶縁膜を形成する場合には(図3(G)参照)堆積絶縁膜として、厚さ5~30nmの窒化珪素膜と厚さ1~10nmの窒化酸化珪素膜でなる積層膜をプラズマCVD法で連続成膜し、そして活性層を熱酸化して、窒化珪素膜との界面に熱酸化膜を形成すればよい。なお、基板の耐熱性のため、熱酸化工程が実施できない場合には、プラズマCVD法で酸化珪素膜、窒化珪素膜、窒化酸化珪素膜を連続成膜すればよい。

【0125】〔実施例7〕 実施例1~6に示した構成を含むアクティブマトリクス基板(素子形成側基板)を用いてAMLCDを構成した場合の例について説明する。ここで本実施例のAMLCDの外観を図9に示す。

【0126】図9(A)において、801はアクティブマトリクス基板であり、画素マトリクス回路802、ソース側駆動回路803、ゲート側駆動回路804が形成されている。駆動回路はN型TFTとP型TFTとを相補的に組み合わせたCMOS回路で構成することが好ましい。また、805は対向基板である。

【0127】図9(A)に示すAMLCDはアクティブマトリクス基板801と対向基板805とが端面を揃えて貼り合わされている。ただし、ある一部だけは対向基板805を取り除き、露出したアクティブマトリクス基板に対してFPC(フレキシブル・プリント・サーキット)806を接続してある。このFPC806によって外部信号を回路内部へと伝達する。

【0128】また、FPC806を取り付ける面を利用

してICチップ807、808が取り付けられている。これらのICチップはビデオ信号の処理回路、タイミングパルス発生回路、 γ 補正回路、メモリ回路、演算回路など、様々な回路をシリコン基板上に形成して構成される。図9(A)では2個取り付けられているが、1個でも良いし、さらに複数個であっても良い。

【0129】また、図9(B)の様な構成もとりうる。図9(B)において図9(A)と同一の部分は同じ符号を付してある。ここでは図9(A)でICチップが行っていた信号処理を、同一基板上にTFTでもって形成されたロジック回路809によって行う例を示している。この場合、ロジック回路809も駆動回路803、804と同様にCMOS回路を基本として構成される。

【0130】また、本実施例のAMLCDはブラックマスクをアクティブマトリクス基板に設ける構成(BMon TFT)を採用するが、それに加えて対向側にブラックマスクを設ける構成とすることも可能である。

【0131】また、カラーフィルターを用いてカラー表示を行っても良いし、ECB(電界制御複屈折)モード、GH(ゲストホスト)モードなどで液晶を駆動し、カラーフィルターを用いない構成としても良い。

【0132】また、特開平8-15686号公報に記載された技術の様に、マイクロレンズアレイを用いる構成にしても良い。

【0133】〔実施例8〕本願発明の構成は、AMLCD以外にも他の様々な電気光学装置や半導体回路に適用することができる。

【0134】AMLCD以外の電気光学装置としてはEL(エレクトロルミネッセンス)表示装置やイメージセンサ等を挙げることができる。

【0135】また、半導体回路としては、ICチップで構成されるマイクロプロセッサの様な演算処理回路、携帯機器の入出力信号を扱う高周波モジュール(MMICなど)が挙げられる。

【0136】このように本発明は絶縁ゲート型トランジスタで構成される回路によって機能する全ての半導体装置に対して適用することが可能である。

【0137】〔実施例9〕実施例2に示したAMLCDは、様々な電子機器のディスプレイとして利用される。なお、本実施例に挙げる電子機器とは、アクティブマトリクス型液晶表示装置を搭載した製品と定義する。

【0138】その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションTV、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ(ノート型を含む)、携帯情報端末(モバイルコンピュータ、携帯電話等)などが挙げられる。それらの一例を図10に示す。

【0139】図10(A)は携帯電話であり、本体3001、音声出力部3002、音声入力部3003、表示装置3004、操作スイッチ2005、アンテナ300

6で構成される。本願発明は音声出力部3002、音声入力部3003、表示装置3004等に適用することができる。

【0140】図10(B)はビデオカメラであり、本体3101、表示装置3102、音声入力部3103、操作スイッチ3104、バッテリー3105、受像部3106で構成される。本願発明は表示装置3102、音声入力部3103、受像部3106に適用することができる。

【0141】図10(C)はモバイルコンピュータ（モ 10ービルコンピュータ）であり、本体3201、カメラ部3202、受像部3203、操作スイッチ3204、表示装置3205で構成される。本願発明は受像部3203、表示装置3205等に適用できる。

【0142】図10(D)はヘッドマウントディスプレイであり、本体3301、表示装置3302、バンド部3303で構成される。本発明は表示装置3302に適用することができる。

【0143】図10(E)はリア型プロジェクターであり、本体3401、光源3402、表示装置3403、 20 偏光ビームスプリッタ3404、リフレクター3405、3406、スクリーン3407で構成される。本発明は表示装置3403に適用することができる。

【0144】図10(F)はフロント型プロジェクターであり、本体3501、光源3502、表示装置3503、光学系3504、スクリーン3505で構成される。本発明は表示装置3503に適用することができる。

【0145】以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、他にも電光掲示盤、宣伝広告用ディスプレイなどにも活用することができる。

【0146】

【発明の効果】本発明を利用することで絶縁ゲート型トランジスタにおいて、ゲート電極としてアルミニウムまたはアルミニウムを主成分とする材料を用いても、加熱処理によってゲート電極と活性層との間で生じるショートなどの不良を防止することができる。よって、シリサイド化工程を用いることができるようになるため、ゲ-

ト電極の低抵抗化とソース／ドレイン領域のシート抵抗の低抵抗化が図れる

【0147】また、高い歩留りで信頼性の高い絶縁ゲート型トランジスタを作製することができ、そのようなトランジスタで構成される半導体回路で機能する電気光学装置や電気光学装置を搭載した電子機器の歩留り向上が実現できる。

【図面の簡単な説明】

【図1】 実施例1のTFTの断面構成図。

【図2】 TFTの作製工程を示す図。

【図3】 TFTの作製工程を示す図。

【図4】 TFTの作製工程を示す図。

【図5】 実施例2のアクティブマトリクス基板の断面構成図。

【図6】 実施例3のTFTの作製工程を示す図。

【図7】 実施例4のTFTの断面構成図。。

【図8】 実施例5のTFTの作製工程を示す図。

【図9】 実施例7のAMLCDの構成を示す図。

【図10】 実施例9の電子機器の構成を示す図。

【図11】 実施例1のゲート電極付近の構造を示すSEM写真及びその模式図。


【図12】 実施例1のゲート電極付近の構造を示すSEM写真。

【図13】 本発明の構成を説明するためのTFTの断面構成図。


【符号の簡単な説明】

100	基板
103	活性層
104	ソース領域
104a	シリサイド層
105	ドレイン領域
105a	シリサイド層
110	タンタル層
111	タンタルオキシサイド層（陽極酸化物層）
120	アルミニウム層
121	アルミナ層（陽極酸化物層）
141	ソース電極
142	ドレイン電極


【図7】



【図 1】




103:活性層 104:ソース領域 105:ドレイン領域 108:チャネル形成領域
 107,108:高抵抗領域 105a,105b:シリサイド層
 109:ゲート絶縁膜
 110:タンタル層 111:タンタルオキサイド層
 120:アルミニウム層 121:無孔質状アルミナ層
 141:ソース電極 142:ドレイン電極




【図 2】


(A) 非晶質シリコン膜201成膜工程




(B) ニッケル添加工程




(C) 結晶化のための加熱処理工程




(D) リンの添加工程




(E) ゲッタリングのための加熱処理



(F) 活性層103、堆積絶縁膜109aの形成工程




【図 5】




310: 第1の平坦化膜 311: ブラックマスク 312: 補助容量
 313: 第2の平坦化膜 314: 画素電極

【図 3】




【図 4】




【図 12】

図面代用写真



【図 13】




1000:基板
1100:活性層
1110:ソース領域 1120:ドレイン領域 1130:チャネル形成領域
1111, 1121:シリサイド層


1200:ゲート絶縁膜 1300:層間絶縁膜
1410:ソース電極 1420:ドレイン電極

2000:ゲート電極
2100:金属層 2110:陽極酸化層
2200:アルミニウム層 2210:アルミナ (陽極酸化物) 層



【図 6】



【図 8】









【図 9】




801: アクティブマトリクス基板 802: 画素マトリクス回路
 803: ソース側駆動回路 804: ゲイト側駆動回路 805: 対向基板
 806: FPC 807、808: ICチップ 809: ロジック回路

【図 10】




【図 1 1】

図面代用写真



(A)



(B)

フロントページの続き

(51) Int. Cl. 6

識別記号

F I

H 0 1 L 29/78

6 1 7 M